PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11055984 A

(43) Date of publication of application: 26 . 02 . 99

(51) Int. CI

H02P 6/06

(21) Application number: 10150839

(22) Date of filing: 01 . 06 . 98

(30) Priority:

30 . 05 . 97 US 97 865640

(71) Applicant:

ST MICROELECTRON INC

(72) Inventor:

MENEGOLI PAOLO


(54) ADAPTIVE SLEW RATE CONTROL

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce generation of undesired noise, by supplying a control current based on a control signal representing a motor speed, and supplying a control voltage based on the control current to a control terminal of a driving transistor via a transmitting circuit.

SOLUTION: The gate of a transistor M2 is connected to an altspeed control signal representing a rotor speed. If the rotor speed is lower than a threshold speed, the control signal is low, and the transistor M2 is turned OFF. Meanwhile, when the rotor speed exceeds the threshold speed, the control signal becomes high, and the transistor M2 is turned ON. And, current via the transistors Q2, M2 starts to flow. Thus, a control circuit 15 controls a slew rate of the low side driving transistor in response to the rotor speed. And, the slew rare is reduced during a period of high current recalculation via a coil. Thus, generation of sound noise due to rapid ON and OFF of the switch is prevented.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-55984

(43)公開日 平成11年(1999)2月26日

(51) Int.Cl.6

識別記号

FΙ H02P 6/02

341B

HO2P 6/06

審査請求 未請求 請求項の数26 OL (全 14 頁)

(21)出願番号

特願平10-150839

(22)出顧日

平成10年(1998) 6月1日

(31) 優先権主張番号 08/865640

(32) 優先日

1997年5月30日

(33)優先権主張国

米国(US)

(71)出願人 591236448

エスティーマイクロエレクトロニクス、イ

ンコーポレイテッド

SGS-THOMSON MICROEL

ECTRONICS, INCORPORA

TED

アメリカ合衆国, テキサス 75006,

カーロルトン, エレクトロニクス ドラ

イブ 1310

(72)発明者 パオロ メネゴリ

アメリカ合衆国, カリフォルニア

95035, ミルピタス, ミルモント ド

ライブ 1775, ナンパー エイー308


(74)代理人 弁理士 小橋 一男 (外1名)

(54) 【発明の名称】 適応スルーレート制御

(57)【要約】

【課題】 三相DCモータにおける不所望の可聴ノイズ を減少させる技術を提供する。

【解決手段】 本発明によれば、「Y」形態のコイルを 具備する回転中の三相DCモータにおける駆動トランジ スタのスルーレートを制御する1組の回路が提供され る。該スルーレートは、モータの回転速度が低い場合に 減少される。該スルーレートは、駆動トランジスタの制 御端子へ印加される電圧を制御することによって制御さ れる。駆動トランジスタの制御端子へ印加される電圧 は、モータの速度を表わす制御信号に応答して選択され る。



【特許請求の範囲】

【請求項1】 制御端子を具備する駆動トランジスタのスルーレートを制御する適応スルーレート制御回路であって、スルーレートが前記駆動トランジスタへ印加される電圧によって制御され、前記駆動トランジスタはある速度で回転している多相DCモータへ結合されている適応スルーレート制御回路において、前記モータの速度を表わす制御信号に基づいて第一制御電流を供給する電流制御回路、

前記電流制御回路及び前記駆動トランジスタの制御端子 10 へ結合されている伝達回路であって、前記第一制御電流 に基づいて前記駆動トランジスタの制御端子へ制御電圧 を供給しその際に前記モータの速度に基づいて前記駆動トランジスタのスルーレートを制御する伝達回路、を有することを特徴とする適応スルーレート制御回路。

【請求項2】 請求項1において、前記電流制御回路が電圧源へ結合している第一端部と第二端部とを具備するインピーダンス装置を有しており、前記制御信号は前記インピーダンス装置の第二端部へ結合されて前記インピーダンス装置を介して第一制御電流を発生することを特20徴とする適応スルーレート制御回路。

【請求項3】 請求項2において、前記電流制御回路が ソースホロワ回路を有しており、前記制御信号が前記ソ ースホロワへ接続され、前記ソースホロワ回路は前記イ ンピーダンス装置の第二端部へ接続されており且つ前記 インピーダンス装置の第二端部へ制御信号を印加するこ とを特徴とする適応スルーレート制御回路。

【請求項4】 請求項2において、前記インピーダンス 装置が負荷抵抗であることを特徴とする適応スルーレー ト制御回路。

【請求項5】 請求項1において、前記伝達回路が前記 第一制御電流を受取るべく結合されているカレントミラ 一回路を有しており、前記カレントミラー回路が第二制 御電流を発生し、前記伝達回路が前記第二制御電流を前 記制御電圧へ変換し且つ前記制御電圧を前記駆動トラン ジスタの制御端子へ印加させることを特徴とする適応ス ルーレート制御回路。

【請求項6】 請求項5において、前記カレントミラー 回路が、

前記電流制御回路と電圧源との間に接続されている第一 40 路、 トランジスタ、 前記

前記第一トランジスタと前記駆動トランジスタの制御端子との間に接続されている第二トランジスタ、を有しており、前記第一制御電流が前記第一トランジスタを介して導通され、前記第二制御電流が前記第一制御電流に応答して前記第二トランジスタを介して導通されることを特徴とする適応スルーレート制御回路。

【請求項7】 請求項1において、前記第一制御電流 算され、前記伝達回路が前記第一制御電流及び第二制御が、前記伝達回路が前記駆動トランジスタの制御端子へ制御 電圧を印加させることを特徴とする適応スルーレート制

ことを特徴とする適応スルーレート制御回路。

【請求項8】 請求項1において、前記電流制御回路が、

2 .

ソース電流を供給する電流源、

前記電流源及び前記伝達回路へ接続している第一カレントミラーであって、前記制御信号を受取り且つ前記制御信号に応答して第一制御電流を発生する第一カレントミラー、

前記電流源及び前記伝達回路へ結合されており第二制御電流を発生する第二カレントミラー、を有しており、カレントミラー及び前記第二カレントミラー及び前記第二カレントミラーへ接続している入力ノードを有しており、前記伝達回路が前記第一制御電流及び前記第二整流電流を加算して前記駆動トランジスタの制御端子へ制御回路と供給することを特徴とする適応スルーレート制御回路。 【請求項9】 請求項8において、前記第一カレントをうが前記電流源へ接続している基本トランジスタションシスタションシスタションの大力ノードへ接続しており、前記第二カレントランジスタは第一トランジスタは第一制御電流を発生し、前記第三カレントランジスタは第一制御電流を発生し、前記伝達回路の入力ノードへ接続している第二ミラートランジスタを有

路。 【請求項10】 請求項1において、前記伝達回路が前 記駆動トランジスタの制御端子へ並列接続しているバッ ファ回路とコンデンサとを有しており、前記制御電圧が 前記バッファ回路を介して前記駆動トランジスタの制御 端子へ結合されることを特徴とする適応スルーレート制 御回路。

しており、前記伝達回路がバッファ回路とコンデンサと

を有していることを特徴とする適応スルーレート制御回

【請求項11】 制御端子を具備する駆動トランジスタのスルーレートを制御する適応スルーレート制御回路であって、前記駆動トランジスタがある速度で回転している多相DCモータへ結合されている適応スルーレート制御回路において、

第一電流を供給する電流源、

前記駆動トランジスタの制御端子へ結合している伝達回 路.

前記電流源と前記伝達回路との間に結合されており、前 記電流源によって供給される第一電流に比例する第一制 御電流を発生する第一電流制御回路、

前記電流源と前記伝達回路との間に結合されており前記 モータの速度を表わす制御信号に応答して第二制御電流 を発生する第二電流制御回路、を有しており、前記第二 制御電流が前記伝達回路によって前記第一制御電流へ加 算され、前記伝達回路が前記第一制御電流及び第二制御 電流に応答して前記駆動トランジスタの制御端子へ制御 御回路。

【請求項12】 請求項11において、前記第一制御電流が前記第一電流に比例しかつ前記第二制御電流が前記第一電流に比例することを特徴とする適応スルーレート制御回路。

【請求項13】 請求項11において、前記第一電流制 御回路が、

前記電流源と電圧源との間に結合されている第一ミラートランジスタ、

前記伝達回路と前記電圧源との間に結合されている第二 ミラートランジスタ、から構成されており、前記第二ミ ラートランジスタが前記第一ミラートランジスタへ接続 されており、前記第二ミラートランジスタが前記第一制 御電流を発生することを特徴とする適応スルーレート制 御回路。

【請求項14】 請求項13において、前配第二電流制御回路が前記伝達回路と前記電圧源との間に結合されている第三ミラートランジスタを有しており、前記制御信号が前記第三ミラートランジスタへ結合され、前記第三ミラートランジスタは前記第一ミラートランジスタへ接20続されており、前記第一ミラートランジスタが前記制御信号に応答して第二制御電流を発生することを特徴とする適応スルーレート制御回路。

【請求項15】 制御端子を具備する駆動トランジスタのスルーレートを制御する適応スルーレート制御回路であって、前記スルーレートが前記駆動トランジスタの制御端子へ印加される制御電圧によって制御され、前記駆動トランジスタがある速度で回転している多相DCモータへ結合されている適応スルーレート制御回路において

電圧を有する制御信号を受取る電流源であって、前記制 御信号が前記モータの速度を表わし、前記電流源が前記 制御信号に応答して前記モータの速度に比例する第一電 流を供給する電流源、

前記電流源へ接続している伝達回路であって、前記第一 電流が前記伝達回路を介して導通され、前記伝達回路が 前記制御電圧を発生し、前記制御電圧が前記駆動トラン ジスタのスルーレートを制御するために前記駆動トラン ジスタの制御端子へ結合される伝達回路、を有すること を特徴とする適応スルーレート制御回路。

【請求項16】 請求項15において、前記制御電圧が 前記第一電流に応答して発生されることを特徴とする適 応スルーレート制御回路。

【請求項17】 請求項16において、前記伝達回路がカレントミラー回路と、バッファ回路と、コンデンサとを有しており、前記制御電圧が前記第一電流に比例する割合で変化することを特徴とする適応スルーレート制御回路。

【請求項18】 請求項17において、前記電流源が、 反転入力端と、非反転入力端と、出力端とを具備してお り前記非反転入力端が制御信号へ接続される第一オペアンプ、

制御端子と、第一端子と、第二端子とを具備する第三トランジスタであって、前配第三トランジスタの制御端子が前記第一オペアンプの出力端へ接続しており、前記第一端子が前配第一端子の電圧が前記制御信号の電圧へ結合されるように前記第一オペアンプの反転入力端へ接続され、且つ前記第二端子が前記伝達回路へ接続されている第三トランジスタ、

前記伝達回路と前記電圧源との間に結合されている第二 10 電圧源と前記第一端子との間に接続している負荷抵抗、ミラートランジスタ、から構成されており、前記第二ミ を有していることを特徴とする適応スルーレート制御回

【請求項19】 請求項18において、更に、入力端と 出力端とを具備する電圧インバータ回路が設けられてお り、前記電圧インバータ回路の入力端は反転制御信号へ 接続され、前記電圧インバータ回路の出力端は前記第一 オペアンプの非反転入力端へ接続していることを特徴と する適応スルーレート制御回路。

【請求項20】 ある速度で回転している多相DCモー タへ結合しており制御端子を具備する駆動トランジスタ のスルーレートを制御する方法において、

前記モータの速度を表わす電圧を有する制御信号を発生 し、

前記制御信号に応答して制御電流を発生し、

前記制御電流を制御電圧へ変換し、

前記制御電圧を前記駆動トランジスタの制御端子へ結合 させその場合に前記駆動トランジスタのスルーレートを 前記制御電圧によって制御させる、上記各ステップを有 することを特徴とする方法。

30 【請求項21】 請求項20において、前記制御電流を 制御電圧を変換させるステップが、前記制御電流を電圧 を有するコンデンサの第一プレートへ指向させるステッ プを有することを特徴とする方法。

【請求項22】 請求項20において、前記制御電流を 発生するステップが、

前記制御信号をインピーダンスの第一端部へ印加させ、 前記インピーダンスの第二端部を第一電圧源へ接続させ る、

上記各ステップを有することを特徴とする方法。

0 【請求項23】 請求項20において、前記制御電流を 発生するステップが、

前記制御信号に応答して第一電流を発生し、

第一ミラートランジスタを介して前記第一電流を通過させ、

前記第一ミラートランジスタを第二ミラートランジスタへ結合させ、

前記第二ミラートランジスタにおいて前記制御電流を発生させる、上記各ステップを有することを特徴とする方

反転入力端と、非反転入力端と、出力端とを具備してお 50 【請求項24】 請求項21において、前記制御電圧を

結合させるステップが、

前記コンデンサの第一プレートをバッファ回路へ接続さ

前記バッファ回路を前記駆動トランジスタの制御端子へ 接続させる、

上記各ステップを有することを特徴とする方法。

【請求項25】 請求項20において、前記制御電流を 発生するステップが、

第一電流を発生し、

発生する。

上記各ステップを有することを特徴とする方法。

【請求項26】 請求項25において、前記制御電流を 発生するステップが、

第一ミラートランジスタを介して前記第一電流を導通さ

前記第一ミラートランジスタを第二ミラートランジスタ

前記第二ミラートランジスタにおいて第一制御電流を発

前記第一ミラートランジスタを第三ミラートランジスタ へ結合させ、

前記制御信号に応答して前記第三ミラートランジスタを 選択的に導通状態へスイッチングさせ、

前記第三ミラートランジスタが導通状態にある場合に前 記第三ミラートランジスタにおいて第二制御電流を発生 させ、

前記第一制御電流及び前記第二制御電流を結合させて前 記制御電流を発生させる、上記各ステップを有すること を特徴とする方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は多相DCモータの動 作技術に関するものであって、更に詳細には、DCモー タにおける駆動トランジスタのスルーレートを制御する 方法及び回路に関するものである。

[0002]

【従来の技術】多相DCモータ、より詳細にはブラシレ スセンサレスタイプの三相DCモータは、例えばフロッ ピィディスク、ハードディスク、CD-ROMドライブ 40 び音響ノイズを発生させる場合がある。ロータの運動は 等のコンピュータシステムディスクドライブ、及びその 他の適用例において広く使用されている。三相DCモー タは、「Y」形態で接続した3個のコイルを有するステ ータを具備するものとしてモデル化することが可能であ るが、典型的には、多数のモータポールと共により多く の数のステータコイルが使用される。従来の適用例にお いては、12個のステータ巻線即ちコイルを具備してお り、且つロータ上に4個のN-S磁石組を具備する8ポ ールモータが使用されている。12個のステータコイル は各グループが3個の「Y」接続されたコイルからなる 50

1組として配列されている4つのグループのコイルでモ デル化されている。「Y」形態における3個のコイルの うちの各々の一端は共通ノード即ちセンタータップへ連 結されており、且つ各コイルの反対側の端部は高側駆動 トランジスタと低側駆動トランジスタとの間に接続して いる。センタータップは非接続状態のままとさせること が可能であり、又は制御された電圧源へ接続させること が可能である。

【0003】三相DCモータは、典型的に、以下のよう 前記第一電流に比例する制御信号に応答して制御電流を 10 に要約することの可能なバイポーラモードで動作され る。3個の「Y」接続したコイルがロータを駆動するた めに一連の電流パターン又は経路において付勢される。 各パターンにおいて、3つのコイルのうちの2つを介し て電流経路が確立される。「Y」形態における3番目の コイルはフローティング状態とされ、即ち、このコイル を介して電流が流れることはない。

> 【0004】「Y」接続型コイルの各々を介しての電流 の流れは駆動トランジスタによって制御される。その高 側駆動トランジスタ又はその低側駆動トランジスタのい 20 ずれかが付勢されて電流を導通する場合に、3個の

「Y」個の接続型コイルのうちの1つにおいて電流が流 れる。各パターンにおいて、電流は高側トランジスタと それと関連するコイルを介し、センタータップを介し、 次いで第二コイルを介し、且つその低側駆動トランジス タを介して流れる。電流経路のシーケンスは、電流経路 が変化される場合に、電流経路内のコイルのうちの1つ がフローティング条件へスイッチされ、且つ前にフロー ティング状態にあったコイルが電流経路内へスイッチさ れるように選択される。3個のコイルからなる「Y」形 態においては、全部で6個の異なる電流経路がロータを 駆動するために使用可能である。これらのコイルを介し ての電流経路が変化される度にコミュテーション即ち転 流が発生し、且つその時点におけるロータの位置がコミ ュテーション点である。上に定義したシーケンスにおい て、6個の異なるコミュテーションイベントが三相DC モータにおけるロータの各1回転に対して発生する。

【0005】三相DCモータにおけるロータの回転運動 の精密な制御がディスクドライブシステムにおいて重要 である。ロータの運動の不適切な制御は不所望の振動及 精密及び一貫した態様でコミュテーション点を選択する ことによって制御される。最適なコミュテーション点 は、ロータの位置に基づいて選択され、そのことは、典 型的に、ロータの回転磁界によってフローティングコイ ル内に誘起されるEMFであるいわゆるBEMF信号と も呼ばれるモータ内の逆EMF信号をモニタすることに よって確保される。

【0006】フローティングコイルにおけるBEMF信 号は性質的に正弦波であり、且つ規則的なインターバル (間隔)でセンタータップの電圧を交差する。ロータの

回転速度を決定するためにBEMF信号を使用すること が可能である。ロータ速度が増加すると、BEMF信号 の周波数が増加する。ロータ速度が減少すると、BEM F信号の周波数が減少する。BEMF電圧信号は、又、 コミュテーション点を選択するために使用される。従 来、最適なコミュテーション点は、BEMF信号がセン タータップ電圧と等しくなる時刻に関連して選択され、 且つこれらの時刻はゼロ交差点である。モータが適切に 機能している場合には、ロータの位置は各ゼロ交差点に おいて既知である。

【0007】典型的に、三相「Y」接続型DCモータに おける駆動トランジスタは、ゲートとドレインとソース とを具備するNチャンネルDMOSトランジスタであ る。該ゲートはNチャンネルDMOSトランジスタに対 する制御端子である。NチャンネルDMOS駆動トラン ジスタは、スイッチオンされてそのゲート上の電圧を上 昇させることによりコイルを介して電流を指向させる。 逆に、該駆動トランジスタは、そのゲートへ印加される 電圧を減少させることによってスイッチオフされる。N チャンネルDMOS駆動トランジスタが、そのゲート上 20 の電圧を増加させることによってスイッチオンされる と、該トランジスタを介しての電流の流れが開始し且つ そのゲートへ印加されている電圧が最大値に到達する前 にプラトウ即ち平坦域に到達する。制御端子上の電圧が 最大値に上昇するのが速ければ速いほど、駆動トランジ スタはより速くスイッチオンされ且つコイル内の電流は より速くプラトウに上昇する。逆に、NチャンネルDM OS駆動トランジスタがスイッチオフされると、そのゲ ート上の電圧は、該トランジスタ即ち該コイルを介して 電流が流れなくなるまで、減少される。該ゲート上の電 30 る。三相DCモータにおいて不所望の可聴ノイズを減少 圧がより速く減少されればされる程、駆動トランジスタ はより速く電流の流れを停止させる。駆動トランジスタ とコイルの間の接続点における電圧の変化割合は該コイ ルを介しての電流の変化割合に直接的に関係しており、 それはスルーレートと呼称される。スルーレートは、駆 動トランジスタのゲートへ印加される電圧によって支配 される。

【0008】DCモータのロータが所望の速度において 又はその近くで回転しており且つBEMF信号が高い周 波数を有している場合には、中程度の量の電流が該コイ 40 ルを介して循環され、ロータの速度を維持するために充 分なトルクを印加する。然しながら、スタートアップ即 ち始動手順期間中においては、ロータが低速で回転して おり且つ低い周波数のBEMF信号を発生する。この期 間中において、ロータは単にロータの速度を維持するた めに必要とされるものよりも実質的により多くの電流を 引出すコイルによって加速される。高電流再循環とも呼 ばれる該コイルを介しての高電流はモータの動作に関し て負の効果を有しており、特に低側駆動トランジスタが

である。第一低側駆動トランジスタがスイッチオフされ て第一コイル内の電流を停止させると、第二低側駆動ト ランジスタがスイッチオンされて第二コイルにおいて電 流が流れることを許容する。第一低側駆動トランジスタ が迅速にスイッチオフされると、以下の理由により、コ イルを介しての電流における過渡的な崩れから音響ノイ ズが発生する。第二コイルを介しての電流は該コイルに 対する制御ループにおけるゆっくりとした時定数のため にゆっくりと増加し、且つ第一低側駆動トランジスタが 10 迅速にスイッチオフされると、該コイルを介しての全体 的な電流は、第二コイルにおいて最大電流に到達するま で、僅かに減少する。高電流再循環の期間中においては 特に意味がある該コイルを介しての電流における過渡的 な現象は、可聴ノイズを発生し、それはディスクドライ ブシステムにおいては極めて望ましくないものである。 【0009】駆動トランジスタのスルーレートの注意深 い制御は、駆動トランジスタがスイッチオン及びオフさ れる場合に発生される髙周波数高調波ノイズを減少させ る。高調波ノイズは、駆動トランジスタがあまりにも迅 速にスイッチオン及びオフされる場合に広い周波数のバ ンドにわたって発生し、且つ該ノイズは書込又は読取動 作期間中にディスクへ又はディスクからデータを転送す るチャンネルと干渉する場合がある。スルーレートにお ける減少は高調波ノイズが発生される周波数のバンド即

【0010】従来の三相DCモータにおいては、モータ の動作条件に拘らずに一定のスルーレートが使用されて おり、そのことは不所望なノイズを発生することとな させる方法及び装置に対する必要性が存在している。 [0011]

ち帯域を減少させ、その際に読取又は書込動作との干渉

【発明が解決しようとする課題】本発明は、以上の点に 鑑みなされたものであって、上述した如き従来技術の欠り 点を解消し、不所望のノイズの発生を減少させることを 可能とした装置及び方法を提供することを目的とする。 本発明の別の目的とするところは、DCモータにおける 駆動トランジスタのスルーレートを制御する方法及び回 路を提供することを目的とする。

[0012]

を取除く。

【課題を解決するための手段】本発明の好適実施例によ れば、制御端子を具備しており多相DCモータへ結合さ れている駆動トランジスタのスルーレートを制御する適 応スルーレート制御回路が提供される。本制御回路は、 制御信号に基づいて第一制御電流を供給する電流制御回 路を有しており、該制御信号は該モータの速度を表わ す。伝達回路が該電流制御回路及び該駆動トランジスタ の制御端子へ結合されている。該伝達回路は、該駆動ト ランジスタの制御端子へ制御電圧を供給し、該制御電圧 関与するコミュテーションイベント期間中においてそう 50 は第一制御電流に基づいている。該駆動トランジスタの

スルーレートは、該モータの速度に基づく制御電圧によ って制御される。

【0013】本発明の別の好適実施例によれば、ある速 度で回転している多相DCモータへ結合されており制御 端子を具備する駆動トランジスタのスルーレートを制御 する方法が提供される。本方法は以下のステップを包含 している。該モータの速度を表わす電圧を有する制御信 号を発生する。該制御信号に応答して制御電流を発生す る。該制御電流を制御電圧へ変換させる。該電圧を該駆 動トランジスタの制御端子へ結合即ち供給し、駆動トラ 10 ラトウ即ち平坦域に到達する。駆動トランジスタを介し ンジスタのスルーレートを該制御電圧によって制御す る。

[0014]

【発明の実施の形態】3個のコイルA、B、Cからなる 「Y」形態を具備する従来の三相DCモータを概略的に 図1に示してある。これらのコイルA、B、Cはセンタ ータップCTにおいて互いに接続されている。各コイル は一対のNチャンネルDMOS駆動トランジスタ、即ち 低側駆動トランジスタ及び高側駆動トランジスタによっ て駆動される。第一コイルAのAFとして示した一端部 20 は第一高側駆動トランジスタ10AのソースSへ接続し ており且つ第一低側駆動トランジスタ11Aのドレイン Dへ接続している。第二コイルBのBFとして示した一 端部は同様に第二高側駆動トランジスタ10Bのソース Sへ接続すると共に第二低側駆動トランジスタ11Bの ドレインDへ接続している。最後に、第三コイルCのC Fとして示した一端部は第三高側駆動トランジスタ10 CのソースSへ接続すると共に第三低側駆動トランジス タ11CのドレインDへ接続している。髙側駆動トラン ジスタ10A, 10B, 10Cの各々のドレインDは電 30 レベルから低電圧レベルとさせ、一方同時的に、該ゲー 圧源VDDへ接続しており、且つ低側駆動トランジスタ 11A, 11B, 11Cの各々のソースSは検知抵抗R s の第一端部へ接続している。検知抵抗Rs の第二端部 は接地基準電圧へ接続しており、したがって「Y」接続 型コイルを介して流れる電流の全ては検知抵抗R。を介 して接地基準電圧へ流れる。

【0015】駆動トランジスタ10A, 10B, 10 C, 11A, 11B, 11Cの各々は、上述したドレイ ンD及びソースSに加えてゲートGを有している。典型 的な駆動トランジスタにおいては、ゲートGへ印加した 40 電圧がスレッシュホールド電圧の量だけソースSにおけ る電圧よりも一層大きい場合に、電流がドレインDから ソースSへ流れる。ドレインDとソースSとの間の経路 は、電流がドレインDからソースSへ流れるためには、 正電圧差によって打ち勝たねばならないある抵抗を提供 している。

【0016】三相DCモータの典型的な駆動トランジス タにおいては、ゲートGが付勢される場合に、駆動トラ ンジスタとそれと関連するコイルを介して電流を流すの に充分な量だけドレインDにおける電圧がソースSにお 50 するからである。スイッチオフされる低側駆動トランジ

10 ける電圧を上回る。駆動トランジスタをスイッチオンさ せるためにはゲートG上の電圧をスレッシュホールド電 圧の量だけソースSの電圧を超えるレベルへ上昇させ、 そのことはドレインDからソースSへ小さな量の電流を 流させる。ゲートGへ印加した電圧は、通常、ソースS における電圧を超えてスレッシュホールド電圧の量の2 倍乃至は3倍の最大レベルへ上昇される。ドレインDか らソースSへの電流はゲートGへ印加される電圧と共に 上昇し且つゲートG上の電圧が上昇を停止する前に、ブ ての電流の流れにおける増加割合は、ゲートGへ印加さ れる電圧における増加割合に依存する。更に、三相DC モータにおける駆動トランジスタとそれと関連するコイ ルの間の接続部における電圧の変化割合 (即ち、駆動ト ランジスタのスルーレート) は、該駆動トランジスタの

ゲートG上の電圧の変化割合によって支配される。

【0017】駆動トランジスタ10A, 10B, 10 C, 11A, 11B, 11Cのうちの1つがスイッチオ ンされると、それは電流を導通させ且つモータ内の2つ 又はそれ以上のコイルを介しての電流経路の一部とな る。例えば、代表的な動作フェーズにおいて、電流が電 圧源VDDから、第一高側駆動トランジスタ10Aを介 し、第一コイルAを介し、センタータップCTを介し、 第二コイルBを介し、第二低側駆動トランジスタ11B を介し、検知抵抗Rsを介して接地基準電圧へ流れる。 この特定のフェーズは、駆動トランジスタ10A, 11 Aのゲート上の電圧を高状態とさせ、一方他の4つの駆 動トランジスタのゲート上の電圧を低状態に維持するこ とによって選択される。該ゲートのうちの1つを高電圧 トのうちの別のものを低電圧レベルから高電圧レベルと させることによって、電流経路を変化させるためにコミ ュテーション即ち転流を実施することが可能である。

【0018】上述したようにロータの回転速度が低く且 つロータが加速されている場合には、「Y」接続型コイ ルは大きな量の電流を引出す。該コイルを介しての高電 流再循環は、駆動トランジスタの迅速なスイッチオン及 びオフが不所望の音響ノイズを発生させるという環境を 形成する。このノイズを最小とさせるための1つの方法 は、モータが低速動作期間中に駆動トランジスタがスイ ッチオン又はオフされる場合にスルーレートを減少させ ることである。スイッチオフされる場合に低側駆動トラ ンジスタのうちの1つのスルーレートを減少させること は、特に、このような音響ノイズを減少させる上で効果 的である。何故ならば、スイッチオンされる低側駆動ト ランジスタへ供給される該コイルを介しての電流が、該 コイルに対する制御ループにおける遅い時定数のため に、スイッチオフされる低側駆動トランジスタへ結合し ているコイルを介しての電流よりも一層ゆっくりと上昇

スタのスルーレートが減少されない場合には、該コイル 内における全電流が一時的に降下しその際に音響ノイズ

【0019】本発明の第一実施例に基づくNチャンネル DMOS低側駆動トランジスタ18のスルーレートを制 御する制御回路15を図2に示してある。制御回路15 は駆動トランジスタ18がスイッチオフされる場合に、 駆動トランジスタ18のゲート上の電圧が減少される割 合を制御する。電流 I1を供給する電流源20が電圧源 VDDとNTNトランジスタQ1のコレクタとの間に接 10 続されている。トランジスタQ1のエミッタはNチャン ネルMOSトランジスタM1のドレインへ接続してい る。トランジスタQ1のベースはトランジスタQ1のコ レクタ、NPNトランジスタQ2のベース、NPNトラ ンジスタQ3のベースへ接続している。トランジスタQ 2のエミッタはNチャンネルMOSトランジスタM2の ドレインへ接続しており、且つトランジスタQ3のエミ ッタはNチャンネルMOSトランジスタM3のドレイン へ接続している。トランジスタM1, M2, M3の各々 M1のゲート及びトランジスタM3のゲートは、両方と も、電圧源VDDへ接続している。トランジスタM2の ゲートは「atspeed」制御信号を受取る。

【0020】トランジスタQ3のコレクタはノードEに おいてトランジスタQ2のコレクタへ接続しており、且 つノードEはコンデンサ22の第一プレートへ接続する と共にバッファ回路24の入力端へ接続している。バッ ファ回路24は、例えばエミッタホロア回路又はオペア ンプ回路等の高入力インピーダンスと低出力インピーダ ンスとを有する任意の公知のバッファ回路とすることが 30 可能である。バッファ回路24の出力端は駆動トランジ スタ18のゲートへ接続している。駆動トランジスタ1 8のドレイン及びコンデンサ22の第二プレートは出力 端子OUTへ接続しており、出力端子OUTは駆動トラ ンジスタ18が例えば図1に示したような三相DCモー タ等のモータ回路内に組込まれる場合に駆動トランジス タ18と関連するコイルの一端部への接続点である。 駆 動トランジスタ18のソースが接地基準電圧へ接続して いる。バッファ回路24及びコンデンサ22は駆動トラ ンジスタ18を制御回路15の残部から分離させてい る。「Y」接続型コイルを介して流れる電流は、駆動ト ランジスタ18がスイッチオンされると、端子OUT及 び駆動トランジスタ18を介して接地基準電圧へ流れ

【0021】図2に示した制御回路15の動作について 説明する。トランジスタM1, M2, M3は、夫々、ト ランジスタQ1, Q2, Q3を介して流れる電流を制御 するスイッチトランジスタである。トランジスタM1, M3のゲートは電圧源VDDへ接続しており、従ってト ランジスタM1, M3は両方とも常に導通状態にある。 50 される。

トランジスタM2のゲートは、ロータの速度を表わすデ ジタル信号である「a t s p e e d 」制御信号へ接続さ れる。該ロータの速度がスレッシュホールド速度よりも 低い場合には、「atspeed」制御信号は低であり

12

且つトランジスタM2はスイッチオフされる。ロータの 速度がスレッシュホールド速度を超えると、「atsp eed」制御信号が高状態とされ且つトランジスタM2 はスイッチオンされ、それはトランジスタQ2, M2を

介しての電流の流れを開始させる。

【0022】電流源20によって発生される電流 I, は、トランジスタQ1, M1を介して接地基準電圧へ流 れる。トランジスタQ1とQ3との間の結合は、カレン トミラー回路を形成しており、従って電流I、と等しい 電流IaがトランジスタQ3によってノード1から引出 される。電流 I。はコンデンサ22の第一プレートから 引出される。ノードEにおける電圧に等しいバッファ回 路24によって駆動トランジスタ18のゲートへ電圧が 印加される。コンデンサ22から引出される電流 Iaは ノードEにおける電圧を減少させ、そのことは駆動トラ のソースは接地基準電圧へ接続している。トランジスタ 20 ンジスタ 1 8 のゲート上の電圧を減少させる。ロータの 速度がスレッシュホールド速度より低い限り、「a t s peed」制御信号は低状態であり、そのことはトラン ジスタM2, Q2が電流が導通することを防止する。そ うであるから、駆動トランジスタ18のゲートにおける 電圧は電流 Is に従って減少される。その結果、制御回 路15は、ロータがゆっくりと回転している場合に電流 Is によって支配されるスルーレートを低側駆動トラン ジスタ18へ供給する。

> 【0023】ロータの速度がスレッシュホールド速度を 超えて増加すると、「atspeed」制御信号が低レ ベルから高レベルヘシフトし、そのことはトランジスタ M2をスイッチオンさせる。トランジスタM2のスイッ チオンは、トランジスタQ2, M2によってノードEか ら接地基準電圧へ電流 I 2 を引出すことを可能とさせ る。トランジスタQ2はトランジスタQ1へ結合されて おり、トランジスタM2が導通状態にある場合に第二ミ ラー回路を形成する。従って、トランジスタM2がスイ ッチオンされると、電流 I2 は電流 I1 と等しい。トラ ンジスタM2, M3が両方とも導通状態にあると、トラ 40 ンジスタQ2, Q3は夫々ノードEを介してコンデンサ 22から電流 I2, I3 を引出す。駆動トランジスタ1 8のゲートにおける電圧は電流 I2, I3 の和に従って バッファ回路24によって減少される。それにより、駆 動トランジスタ18のスルーレートは、ロータ速度がス レッシュホールド速度を超え且つ該コイルを介して中程 度の電流の流れが存在する場合に、ほぼ2倍とされる。 このように、制御回路15はロータの速度に応答して低 側駆動トランジスタのスルーレートを制御し、且つスル ーレートはコイルを介しての高電流再循環の期間中減少

【0024】図2に示した回路においては、トランジス タQ1、Q2、Q3の寸法は同一であり、従ってトラン ジスタM2がスイッチオンされる場合に、電流 I1, I 2, 13は等しい。別の実施例においては、トランジス タQ2, Q3を異なる寸法とさせ、従って電流 I2 を電 流I。よりも大きいか又は小さくさせることが可能であ る。トランジスタQ1, Q2, Q3は、モータの特性と 一致するようにスルーレートを調節するような態様で構 成することが可能である。

を図3に示してあり、それは駆動トランジスタ18のゲ ートにおける電圧を増加させるものである。制御回路2 5は、駆動トランジスタ18がスイッチオフされる場合 に図2に示した制御回路15がスルーレートを制御する 場合と同様の態様で、駆動トランジスタ18がスイッチ オンされる場合にスルーレートを制御する。

【0026】制御回路25はPNPトランジスタQ6の コレクタと接地基準電圧との間に接続されている電流I 。を引出す電流源26を有している。トランジスタQ6 レインへ接続している。トランジスタQ6のベースはト ランジスタQ6のコレクタ、PNPトランジスタQ7の ベース、PNPトランジスタQ8のベースへ接続してい る。トランジスタQ7のエミッタはPチャンネルMOS トランジスタM7のドレインへ接続しており、且つトラ ンジスタQ8のエミッタはPチャンネルMOSトランジ スタM8のドレインへ接続している。トランジスタM 6、M7、M8の各々のソースは電圧供給源VDDへ接 続している。トランジスタM6のゲート及びトランジス タM8のゲートは、両方とも、接地基準電圧へ接続して 30 いる。図2に示した「atspeed」制御信号はイン バータ28の入力端へ接続即ち供給され、且つインバー タ28の出力端はトランジスタM7のゲートへ接続して いる。トランジスタM6, M7, M8は、夫々、トラン ジスタQ6, Q7, Q8を介しての電流を制御するスイ ッチトランジスタである。

【0027】トランジスタQ7のコレクタ及びトランジ スタQ8のコレクタは、両方とも、図2にも示してある ノードEへ接続している。図3に示したバッファ回路2 示した回路の対応する部分と同一である。ノードEはコ ンデンサ22の第一プレート及びバッファ回路24の入 力端へ接続している。バッファ回路24の出力端は低側 駆動トランジスタ18のゲートへ接続している。コンデ ンサ22の第二プレートは出力端子OUTへ接続してお り、出力端子OUTは、駆動トランジスタ18のドレイ ンへ接続している。駆動トランジスタ18のソースは接 地基準電圧へ接続している。図2及び3に示した回路は 駆動トランジスタ18のゲートにおける電圧を選択的に

【0028】図3に示した回路は、以下の態様で駆動ト ランジスタ18のゲートにおける電圧を上昇させる。ト ランジスタM6, M8の各々のゲートは、接地基準電圧 へ接続されており、トランジスタM6, M8の両方は常 に導通状態にある。トランジスタM7のゲートは反転さ れた「atspeed」制御信号へ接続される。従っ て、ロータの速度がスレッシュホールド速度より低い場 合には、「atspeed」制御信号は低であり且つト 【0025】本発明の第二実施例に基づく制御回路25 10 ランジスタM7はスイッチオフされる。ロータの速度が スレッシュホールド速度を超えると、「atspee d」制御信号が高状態とされ且つトランジスタM7がス イッチオンされ、そのことはトランジスタQ7, M7を 介しての電流の流れを開始させる。

【0029】電流源26はトランジスタM6, Q6を介 して電圧源VDDから接地基準電圧へ電流 I 。を引出 す。トランジスタQ6とQ8との間の結合はカレントミ ラー回路を形成しており、それは電圧源VDDからトラ ンジスタM8, Q8を介してノードEへ電流 Is に等し のエミッタはPチャンネルMOSトランジスタM6のド 20 い電流 Isを引出す。電流 Isはコンデンサ22の第一 プレートを充電し、それはノードEにおける電圧を上昇. させる。駆動トランジスタ18のゲートにおける電圧 は、ノードEにおける電圧が上昇すると、バッファ回路 24によって増加させる。ロータの速度がスレッシュホ ールド速度よりも低い限り、「atspeed」制御信 号は低であり且つトランジスタM7, Q7は電流を導通 することが阻止される。そうであるから、駆動トランジ スタ18のゲートにおける電圧は電流 Iaに従って増加 される。その結果、制御回路25は、ロータがゆっくり、 と回転している場合に、電流 Is によって支配されるス ルーレートを低側駆動トランジスタ18へ供給する。

【0030】ロータの速度がスレッシュホールド速度を 超えて増加すると、「a t s p e e d | 制御信号が低レ ベルから高レベルヘシフトされ、そのことはトランジス タM7をスイッチオンさせる。トランジスタM7のスイ ッチオンは、電流 I, を電圧源VDDからトランジスタ M7, Q7を介してノードEへ供給させることを可能と する。トランジスタM7が導通状態である場合には、ト ランジスタQ7がトランジスタQ6へ結合されて第二カ 4、コンデンサ22、駆動トランジスタ18は、図2に 40 レントミラー回路を形成する。トランジスタM7がスイ ッチオンされる場合には、電流 I 7 は電流 I 6 と等し い。トランジスタM7、M8が両方とも導通状態である と、トランジスタQ7, Q8は、夫々、ノードEを介し てコンデンサ22へ電流 Iァ , I s を供給する。駆動ト ランジスタ18のゲートにおける電圧は電流 I2. Is の和に従ってバッファ回路24によって上昇される。そ れにより、駆動トランジスタ18のスルーレートは、ロ ータ速度がスレッシュホールド速度を超え且つ該コイル を介して中程度の電流の流れが存在する場合に、ほぼ2 上昇及び低下させるために共同して動作すべく同時的に 50 倍とされる。このように、制御回路25はロータの速度

に応答して低側駆動トランジスタのスルーレートを制御 し、且つ該スルーレートは該コイルを介しての高電流再 循環期間中に減少される。

【0031】図3に示した回路においては、トランジスタQ6,Q7,Q8の寸法は同一であり、従って、トランジスタM7がスイッチオンされる場合に、電流 I_s , I_τ , I_s は等しい。別の実施例においては、トランジスタQ7,Q8は異なる寸法とすることが可能であり、電流 I_τ は電流 I_s よりも大きいか又はより小さいものとすることが可能である。トランジスタQ6,Q7,Q108は、モータの特性に一致させるようにスルーレートを調節する様な態様で構成することが可能である。

【0032】本発明の第三実施例に基づく制御回路35 を図4に示してある。制御回路35はロータの速度を表 わす制御信号をCPに応答してNチャンネルDMOS低 側駆動トランジスタ38のスルーレートを調節するため にアナログフィードバック技術を使用している。制御回 路35は非反転入力端と、反転入力端と、出力端とを具 備するオペアンプ40を有している。該非反転入力端は チャージポンプ回路(不図示)の出力端子から制御信号 20 CPを受取る。該チャージポンプ回路は、ロータの速度 を規制する従来のフェーズロックループ回路(不図示) の一部である。ロータの速度はBEMF信号から派生さ れ、且つフェーズロックループ回路はフィードバック態 様で制御信号CPを発生することによって速度を制御す る。ロータの速度が低い場合には、制御信号CPは高レ ベルであり、且つロータの速度が高いか又は所望の速度 近くである場合には、制御信号CPは低レベルである。 【0033】オペアンプ40の出力端はPチャンネルM OSトランジスタM11のゲートへ接続しており、且つ 30 オペアンプ40の反転入力端はトランジスタM11のソ ースへ接続している。トランジスタM11のソースは、 負荷抵抗R₁の第一端部へ接続しており、負荷抵抗R₁ の第二端部は電圧源VDDへ接続している。トランジス タM11のドレインはNPNトランジスタQ11のコレ クタ及びベースへ接続している。トランジスタQ11の コレクタ及びベースは、更に、NPNトランジスタQ1 2のベースへ接続している。トランジスタQ11のエミ ッタ及びトランジスタQ12のエミッタは、両方とも、 接地基準電圧へ接続している。トランジスタQ12のコ 40 レクタはバッファ回路42の入力端及びコンデンサ44 の第一プレートへ接続している。コンデンサ44の第二 プレートは出力端子OUTへ接続している。バッファ回 路42の出力端は駆動トランジスタ38のゲートへ接続 している。駆動トランジスタ38のドレインは端子OU Tへ接続しており、且つ駆動トランジスタ38のソース は接地基準電圧へ接続している。図4に示したバッファ 回路42、コンデンサ44、駆動トランジスタ38は図 2及び3に示した対応する要素と同一である。上述した ように、該コイルのうちの1つの一端部が端子〇UTへ 50

接続しており、従って駆動トランジスタ38がスイッチ オンされる場合に、電流が該コイルから駆動トランジス タ38を介して接地基準電圧へ流れる。

【0034】図4に示した制御回路35の動作について 説明する。通常は電圧源VDDの電圧と接地基準電圧と の間のレベルにある制御信号CPが以下の態様で駆動ト ランジスタ38のスルーレートを支配即ち制御する。オ ペアンプ40及びトランジスタM11はソースホロア回 路を形成しており、その場合にオペアンプ40の非反転 入力端へ送給される制御信号CPはトランジスタM11 のソースにおいて再生される。電圧源VDDと制御信号 CPとの間の電圧差が負荷抵抗R,を横断し、トランジ スタM11及びトランジスタQ11を介し、接地基準電 圧へ電流を駆動させる。トランジスタQ11、Q12は カレントミラー形態で結合されており、従ってトランジ スタQ11を介しての電流はトランジスタQ12を介し てミラー動作される。電流が負荷抵抗R1を介して引出 されると、等しい電流がトランジスタQ12を介してコ ンデンサ44から接地基準電圧へ流される。駆動トラン ジスタ38のゲートにおける電圧は、トランジスタQ1 2を介して引出される電流によって発生されるコンデン サ44の第一プレート上の電圧における減少に従ってバ ッファ回路42によって減少される。

【0035】ロータの速度が低く且つチャージポンプ回路によって発生される制御信号CPが高レベルであると、負荷抵抗R、を横断しての電圧降下は小さく、その結果負荷抵抗R、及びトランジスタM11、Q11を介して引出される電流は低い。等しく低い電流がコンデンサ44からトランジスタQ12を介して接地基準電圧へ流れる。従って、駆動トランジスタ38のゲートにおける電圧はコンデンサ44から引出される低い電流に従ってバッファ回路42の出力によって減少される。駆動トランジスタ38のスルーレートは、ロータの速度が低く且つコイルを介しての電流再循環が高い場合に減少される。

【0036】対称的に、ロータの速度が高い場合には、制御信号CPは高レベルであり、その結果負荷抵抗R,を横断しての電圧降下は大きい。この大きな電圧降下は負荷抵抗R,トランジスタM11、トランジスタQ11を介しての高電流を発生する。トランジスタQ12はコンデンサ44から等価的に高い電流を引出す。駆動トランジスタ38のゲートにおける電圧は、コンデンサ44から引出される高い電流に従ってバッファ回路42の出力によって減少される。その結果、駆動トランジスタ38のスルーレートは、モータの速度が高い場合に増加される。このように、制御回路35はロータの速度に応答して低側駆動トランジスタのスルーレートを制御し、且つそのスルーレートは、該コイルを介しての高電流再循環期間中に減少される。

【0037】本発明の第四実施例に基づく制御回路45

を図5に示してあり、それは駆動トランジスタ38のゲ ートにおける電圧を増加させる。制御回路45は、図4 に示した制御回路35が駆動トランジスタ38がスイッ チオンされる場合にスルーレートを制御するのと同様の 態様で駆動トランジスタ38がスイッチオンされる場合 にスルーレートを制御する。

【0038】制御回路45は、非反転入力端と、反転入 力端と、出力端とを具備する第一オペアンプ50を有し ている。該非反転入力端はインバータ回路52の出力端 へ接続しており、インバータ回路52は図4に関連して 10 説明したチャージポンプ回路によって発生される制御信 号CPを反転させる。インバータ回路52は、第二オペ アンプ54と抵抗Rse, Rseから構成されている。第二 オペアンプ54は出力端と、反転入力端と、基準電圧V REFへ接続している非反転入力端とを具備している。 抵抗Rҕѳの第一端部は制御信号CPを受取り、且つ抵抗 R₅₆の第二端部は第二オペアンプ54の反転入力端へ接 続している。第二オペアンプ54の反転入力端及び出力 端は抵抗Rssによって接続されている。抵抗Rss, Rss は等価であり、従ってインバータ回路54は単位利得を 20 与える。インバータ回路52は電圧VREFに関して制 御信号CPを反転させ且つ反転制御信号CPを第一オペ アンプ50の非反転入力端へ送給する。上述したよう に、制御信号CPは接地基準電圧と電圧源VDDとの間 の電圧レベルに制限されており、且つ基準電圧VREF はこれらの限界の間の中間に選択されている。制御信号 CPの反転は、以下の例を参照することにより最も良く 説明することが可能である。本発明の1実施例におい て、電圧源VDDは5Vであり、接地基準電圧は0Vで あり、且つ基準電圧VREFは2.5Vに選択されてい 30 る。制御信号CPが4Vである場合には、第二オペアン プ54の出力端において1Vが発生される。

【0039】第一オペアンプ50の出力端はNチャンネ ルMOSトランジスタM14のゲートへ接続しており、 且つ第一オペアンプ50の反転入力端はトランジスタM 14のソースへ接続している。トランジスタM14のソ ースは、又、負荷抵抗Rxxの第一端部へ接続しており、 且つ負荷抵抗R11の第二端部は接地基準電圧へ接続して いる。トランジスタM14のドレインはPNPトランジ スタQ14のコレクタとベースとに接続している。トラ 40 レベルである。その結果、負荷抵抗R11を横断して大き ンジスタQ14のコレクタ及びベースは、更に、PNP トランジスタQ15のベースへ接続している。トランジ スタQ14のエミッタ及びトランジスタQ15のエミッ タは、両方とも、電圧源VDDへ接続している。図5に 示したバッファ回路42、コンデンサ44、駆動トラン ジスタ38は図4に示した回路における対応する部分と 同一である。トランジスタQ15のコレクタはバッファ 回路42の入力端及びコンデンサ44の第一プレートへ 接続している。コンデンサ44の第二プレートは出力端

駆動トランジスタ38のゲートへ接続している。駆動ト ランジスタ38のドレインは端子OUTへ接続してお り、且つ駆動トランジスタ38のソースは接地基準電圧 へ接続している。図4及び5に示した回路は、駆動トラ ンジスタ38のゲート上の電圧を増加及び減少させるた めに、共同して動作すべく同時的にバッファ回路42及 びコンデンサ44へ接続させることが可能である。

【0040】次に、図5に示した回路の動作について説 明する。インバータ回路52は基準電圧VREFに関し て制御信号CPを反転させ且つ反転した制御信号CPを 第一オペアンプ50の非反転入力端へ印加させる。第一 オペアンプ50及びトランジスタM14はソースホロア 回路を形成しており、その場合に反転制御信号CPはト ランジスタM14のソースにおいて再生される。トラン ジスタM14のソースと接地基準電圧との間の電圧差が 電圧源VDDからトランジスタQ14, M14及び負荷 抵抗 R 11を介して接地基準電圧へ電流を流す。 トランジ スタQ14, Q15はカレントミラー形態で結合されて おり、従って、トランジスタQ14を介して電流が流さ れると、同一の電流が電圧源VDDからトランジスタQ 15を介してコンデンサ44へ流される。駆動トランジ スタ38のゲートにおける電圧はコンデンサ44へ送給 される電流に従ってバッファ回路42によって増加され

【0041】ロータの速度が低く且つ制御信号CPが高 レベルであると、インバータ回路52は低反転制御信号 CPを第一オペアンプ50の非反転入力端へ供給する。 低反転制御信号CPはトランジスタM14のソースへ印 加され、その結果負荷抵抗Rxxを横断して小さな電圧降 下を発生し且つトランジスタQ14を介して低い電流を 流させる。等しく低い電流が電圧源VDDからトランジ スタQ15を介してコンデンサ44へ流される。駆動ト ランジスタ38のゲートにおける電圧はコンデンサ44 へ送給される低い電流に従ってバッファ回路 42によっ て増加される。駆動トランジスタ38のスルーレート は、ロータの速度が低く且つ該コイルを介しての電流再 循環が高い場合に減少される。

【0042】対称的に、ロータの速度が高い場合には制 御信号CPは低レベルであり且つ反転制御信号CPは高 な電圧降下があり、それは電圧源VDDからトランジス タQ14, M14を介し且つ負荷抵抗R11を介して高電 流を流させる。等しく高い電流が電圧源VDDからトラ ンジスタQ15を介してコンデンサ44へ引出される。 駆動トランジスタ38のゲートにおける電圧は、コンデ ンサ44へ供給される電流に従ってバッファ回路42に よって増加される。その結果、駆動トランジスタ38の スルーレートは、モータの速度が高い場合に増加され る。このように、制御回路45はロータの速度に応答し 子OUTへ接続している。バッファ回路42の出力端は 50 て低側駆動トランジスタのスルーレートを制御し、且つ

そのスルーレートは該コイルを介しての高電流再循環期 間中に減少される。

【0043】図2-5に示した回路の各々は、デジタル 制御信号によって制御されるスイッチにより低側駆動ト ランジスタのゲートを充電又は放電するために必要に応 じてターンオン及びオフさせることが可能である。図2 に示した制御回路15の一部は図6において複製されて おり、その場合に、トランジスタQ1, Q2, Q3の各 々のベースはNチャンネルMOSトランジスタM21の は接地基準電圧へ接続している。トランジスタM21の ゲートはモータ制御論理回路 (不図示) から制御信号 C TL1を受取る。制御信号CTL1が高レベルである と、トランジスタM21は導通状態にあり、トランジス タQ1、Q2、Q3のベースは接地基準電圧へ接続さ れ、そのことは制御回路15をディスエーブルさせてそ れが駆動トランジスタ18のゲートを放電することを阻 止する。制御信号CTL1が低レベルであると、トラン ジスタM21がスイッチオフされ且つ制御回路15は上 述したように駆動トランジスタ18のゲートを放電すべ 20 制御するためにモータ制御論理回路によって制御され く動作する。

【0044】同様に、図3に示した制御回路25の一部 は図7において複製されている。トランジスタQ6, Q 7. Q8のベースはPチャンネルMOSトランジスタM 22のドレインへ接続している。トランジスタM22の ソースはVDDへ接続しており、且つトランジスタM2 2のゲートはモータ制御論理回路から制御信号CTL2 を受取る。制御信号CTL2が低レベルであると、トラ ンジスタM22は導通状態にあり且つトランジスタQ 6、Q7、Q8のベースは電圧源VDDへ接続され、そ 30 る変化に関連する可聴ノイズを最小とさせるために、高 のことは制御回路25をディスエーブルさせてそれが駆 動トランジスタ18のゲートを充填することを阻止す る。制御信号CTL2が高レベルであると、トランジス タM22がスイッチオフされ且つ制御回路25は上述し たように駆動トランジスタ18のゲートを充電すべく動 作する。

【0045】図4に示した制御回路35の一部を図8に 複製してある。トランジスタQ11, Q12の各々のべ ースはNチャンネルMOSトランジスタM23のドレイ ンへ接続している。トランジスタM23のソースは接地 40 基準電圧へ接続しており、且つトランジスタM23のゲ ートはモータ制御論理回路から制御信号CTL3を受取 る。制御信号CTL3が高レベルであると、トランジス タM23は導通状態にあり且つトランジスタQ11, Q 12のベースは接地基準電圧へ接続され、そのことは制 御回路35をディスエーブルさせてそれが駆動トランジ スタ38のゲートを放電させることを阻止する。制御信 号CTL3が低レベルであると、トランジスタM23は スイッチオフされ且つ制御回路35は上述したように駆 動トランジスタ38のゲートを放電させるべく動作す

る。

【0046】最後に、図5に示した制御回路45の一部 が図9において複製されている。Pチャンネルトランジ スタM24のドレインがトランジスタQ14, Q15の ベースへ接続しており、且つトランジスタM24のソー スが電圧源VDDへ接続している。トランジスタM24 のゲートはモータ制御論理回路から制御信号CTL4を 受取る。制御信号CTL4が低レベルであると、トラン ジスタM24は導通状態にあり且つトランジスタQ1 ドレインへ接続している。トランジスタM21のソース 10 4,Q15のベースは電圧源VDDへ接続され、そのこ とは制御回路45をディスエーブルさせてそれが駆動ト ランジスタ38のゲートを充電することを阻止する。制 御信号CTL4が高レベルであると、トランジスタM2 4がスイッチオフされ且つ制御回路45は上述したよう に駆動トランジスタ38のゲートを充電すべく動作す

20

【0047】制御信号CTL1, CTL2, CTL3, CTL4は三相DCモータにおけるコミュテーション期 間中に低側駆動トランジスタのゲートの充電及び放電を る。図2-5に示した制御回路は、低側駆動トランジス タのうちの1つがスイッチオン又はオフされる場合にの み動作し、且つ該制御回路の全てがディスエーブルされ る期間が存在している。三相DCモータが低いロータ速 度で動作しており且つ「Y」接続型コイルを介して高電 流再循環が存在している場合に、該コイルを介しての電 流は、高側又は低側駆動トランジスタのうちのいずれか 1つが状態を変化させる場合に乱される。図2-5に示 した制御回路は、該コイルを介しての電流の流れにおけ 側駆動トランジスタ又は低側駆動トランジスタのいずれ かのスルーレートを制御するために使用することが可能 である。更に、別の実施例においては、図2-5に示し た制御回路は、コンデンサと並列接続されているバッフ ア回路の組合わせなしで、駆動トランジスタのゲートへ 直接的に接続させることが可能である。

【0048】駆動トランジスタのスルーレートを制御す るための方法及び複数個の回路について説明した。幾つ かの例においては、例えばモータ制御論理回路、シーケ ンサ回路、三相DCモータと関連しているフェーズロッ クループ回路等の公知の回路についての詳細な説明は割 愛した。更に、本発明の幾つかの実施例について例示と して説明したが、本発明の範囲を逸脱することなしに種 々の変形を行なうことが可能であることは勿論である。 例えば、本発明をBJT及びMOSトランジスタの特定 の構成を有するものについて説明した。然しながら、当 業者にとって明らかなように、本発明は、BJT及びM OSトランジスタの別の構成をもって実施することも可 能である。何故ならば、これら2つのタイプのトランジ 50 スタは同様の機能を達成するからである。特に、駆動ト

ランジスタは上述したNチャンネルDMOSトランジス タの代わりにBJT又はPチャンネルDMOSトランジ スタとすることが可能である。同様に、図4及び5に示 したソースホロア回路は、MOSトランジスタの代わり にBJTトランジスタで構成することも可能である。

【0049】以上、本発明の具体的実施の態様について 詳細に説明したが、本発明は、これら具体例にのみ制限 されるべきものではなく、本発明の技術的範囲を逸脱す ることなしに種々の変形が可能であることは勿論であ

【図面の簡単な説明】

【図1】 従来技術に基づく三相DCモータを示した概

【図2】 本発明の第一実施例に基づく低側駆動トラン ジスタの制御端子へ印加される電圧を減少させる回路を 示した概略図。

【図3】 本発明の第二実施例に基づく低側駆動トラン ジスタの制御端子へ印加される電圧を増加させる回路を 示した概略図。

【図4】 本発明の第三実施例に基づく低側駆動トラン 20 28 インバータ ジスタの制御端子へ印加される電圧を減少させる回路を

示した概略図。

【図5】 本発明の第四実施例に基づく低側駆動トラン ジスタの制御端子へ印加される電圧を増加させる回路を 示した概略図。

22

【図6】 制御スイッチを包含する図2に示した回路の 一部を示した概略図。

【図7】 制御スイッチを包含する図3に示した回路の 一部を示した概略図。


【図8】 制御スイッチを包含する図4に示した回路の 10 一部を示した概略図。

【図9】 制御スイッチを包含する図5に示した回路の 一部を示した概略図。


【符号の説明】

- 15 制御回路
- 18 低側駆動トランジスタ
- 20 電流源
- 22 コンデンサ
- 24 バッファ回路
- 26 電流源


【図1】




【図6】




【図7】




【図2】




【図3】




【図8】



【図9】



【図4】



【図5】

